VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Anfang   zurück   weiter   Ende
Autor Beitrag
hyperb
New PostErstellt: 22.08.06, 00:08     Betreff: Clock-Signal oder doch nicht? Antwort mit Zitat  
Hi Leute

Wie erkennt das Synthesetool im Webpack von Xilinx eigentlich ob es sich bei den Signalen um Clock-Signale handelt oder nicht?

Und kann ich das auch selbst bestimmen?

Danke
nach oben
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Mailbox leeren Anfang   zurück   weiter   Ende
Seite 3.391 von 3.563
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj