diehappy
Registrierter Benutzer ![](http://files.syk.de/c/img/rank/0.gif)
Beiträge: 2
|
Erstellt: 05.11.06, 00:06 Betreff: Wann macht VHDL Sinn? |
|
|
Moin
Ich muß mal vorwegschicken das ich vollkommener Neuling auf dem Gebiet bin. Hättet ihr aber eh gleich gemerkt.
Wenn ich das Prinzip von VHDL richtig verstanden habe kann man mit dieser Sprache "Bauteile" und die dadrin ablaufenden Prozesse beschreiben. Dabei sieht man aber nicht wie das Programm die angeben letzten endes auf dem Chip realisiert. Wenn das soweit richtig ist, woher weiß man denn wie effektiv das Programm die gewünschten Anforderungen umsetzt? Macht VHDL eher bei großen oder auch schon bei kleinen Projekten Sinn?
mfg happy
|
|