VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Anfang   zurück   weiter   Ende
Autor Beitrag
BerndR
Stammgast


Beiträge: 29
New PostErstellt: 25.06.04, 10:32     Betreff: Re: Umsetzung rising_edge(clk) Antwort mit Zitat  
Hallo,
soweit ich weiß, ist die zweite Möglichkeit erst in dem neueren VHDL-Standard unterstützt und hat ausser der kürzeren Schreibweise keine Auswirkungen.

Gruß

Bernd
nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Mailbox leeren Anfang   zurück   weiter   Ende
Seite 3.459 von 3.561
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj