VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Anfang   zurück   weiter   Ende
Autor Beitrag
youghorta
Registrierter Benutzer


Beiträge: 3
New PostErstellt: 31.08.04, 13:34     Betreff: Re: Der JTAG Boundary Scan! Antwort mit Zitat  
Wenn das so ist
Hallo Dr.

Also mit dem freien Software geht es auf keinen Fall nicht!!!

kannst du mir villeicht sagen, welche FPGAs BlockRam haben?? und ob es auch bei CPLDs möglich ist???

gruß said.
nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Mailbox leeren Anfang   zurück   weiter   Ende
Seite 3.897 von 4.016
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj