VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Anfang   zurück   weiter   Ende
Autor Beitrag
Dr. Faustus

Administrator

Beiträge: 107
New PostErstellt: 01.09.04, 10:50     Betreff: Re: Der JTAG Boundary Scan! Antwort mit Zitat  
Bravo the Hits 2013
Hallö,

mit CPLDs ist es leider gar nicht möglich.

FPGAs die BlockRAM haben sind alle Virtex-E / Virtex / Virtex-II / VirtexII-Pro und auch Spartan3 soweit ich weiss (alle Xilinx). Bei Altera kenne ich mich nicht so gut aus.

Sieh Dir mal folgenden Link an, vielleicht geht es mit so einer externen Hardware-Simulationplattforn.

http://www.alatek.com/pages/products/hes.asp

Gruesse,

Michael (Dr.)
nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Allgemeines Mailbox leeren Anfang   zurück   weiter   Ende
Seite 3.896 von 4.016
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj