Autor |
Beitrag |
Youghorta
|
Erstellt: 25.08.04, 16:47 Betreff: Re: StateCAD |
|
|
Danke erstmal für deine Mühe!!
Das Problem ist das der Syntax bei StateCAD nicht so aussieht, wie bei VHDL oder Verilog!!
|
|
nach oben |
|
![](//files.carookee.com/skin/5/img/spacer.gif) |
|
powered by carookee.com - eigenes profi-forum kostenlos
Design © trevorj
|