VHDL-Forum

elia · Erstellt: 07.06.05, 19:49 Betreff: Testbench

Hallo ich habe heute mit vhdl angefangen .

Ich habe mir ein kostenloser Simulator runtergeladen der heisst :

VHDL Simili 3.0

ich habe eine kleines programm geschrieben (myand)

nach 5 minuten koennte ich auch dann alle probleme beheben und der simulator hat es kompiliert

.

aber

ich will sehen ob das Programm macht was er soll(einfaches and) und dafuer brauche ich ein testbench , aber ich weiss nicht wie man sowas schreibt .

soll das im selben file sein ???

ich habe paar beispiele in google gesehen und die waren mir alle zu kompliziert

koennte mir jd helfen ???

ich brauche nur so ein testbench fuer ein und schaltung .

Danke