VHDL-Forum

Alex · Neuling Beiträge: 8

Hallo Tim,

bei der Variante mit den 2 Prozessen schreibst Du aus beiden
Prozessen auf das selbe Signal. Das macht für Dein Beispiel keinen
Sinn. Du treibst damit 2 Signale gegeneinander, und das Ergebnis
ist X.
Die Variante mit einem Prozess ist ok, so sollte man ein D-FF
beschreiben.

---

Ich vermute mal, dass Du Q als std_logic definiert hast. Ist vom
Prinzip her aus Sicht von VHDL zulässig und wird meist verwendet,
wenn man Tridtate-Busse beschreiben möchte. std_logic ist resolved.
Verwende einfach mal std_ulogic oder bit, dann würde Dir der
VHDL-Compiler auch eine entsprechende Fehlermeldung bringen.

Gruss,

Alex