VHDL-Forum

DaMicha · Stammgast Beiträge: 27

Hallo ousmou.

das sollte relativ einfach sein.
Erstmal musst Dir klar sein, was ein P-Regler macht. (Hab erstmal wieder nachschaun müssen ;-).
Dann solltest Du Dir Gedanken über die Ein- und Ausgangssignale machen.
Von welchem Datentyp sind die vom Regler zu verarbeitenden Signale? Integer, Fixed-Point (ist einfach zu implementieren) oder Floating Point (benötigt eventuell noch zusätzliche Bibliotheken).
Soll die VHDL-Komponente getaktet sein? Wenn ja brauchst Du ein Takt- und ein Reset-Signal.

Du kannst ja mal die Rahmenbedingungen Posten und vielleicht schon den VHDL Componenten-Header.

Gruß DaMicha.