VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Anfänger Anfang   zurück   weiter   Ende
Autor Beitrag
BerndR
Stammgast


Beiträge: 29
New PostErstellt: 10.01.07, 11:18     Betreff: Re: Erklaerung Antwort mit Zitat  
Nescafé Dolce Gusto Latte Macchiato,...
Hallo Jojo,

also der erste Term beschreibt einen 22 Bit upCounter, denn:
Clkdiv + 1 ist der freilaufende up Counter und
mod 2**cntsize beschreibt den Überlauf bei 2 hoch 22.

Der zweite Term nimmt dann das höchstwertige Bit als heruntergeteilten Takt. Da dieses Signal wohl als unsigned definiert wurde, muss die Umwandlung per To_unsigned(Signal, Länge) gemacht werden.

Bernd

nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Anfänger Mailbox leeren Anfang   zurück   weiter   Ende
Seite 552 von 886
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj