VHDL-Forum

tux · Registrierter Benutzer Beiträge: 1

Hallo,
ich benötige eine Hardwarebeschreibung, die mir aus einem Impuls, das einen Takt anliegt, ein anstehendes Signal macht.

Das Signal soll solange am Ausgang anstehen, bis ein zweites Eingangssignal (reset) auf eins gelegt wird.

Also im Prinzip ein RS-FlipFlop.
Gibt es noch eine elegantere Lösung als ein RS-FlipFlop einzusetzen, um aus einem Impuls ein Signal zu machen? (bitte mit VHDL Code)

Das ganze soll möglichst Ressource schonend im Virtex4 realisiert werden können...
Vielen Dank.