VHDL-Forum

lam_tr · Registrierter Benutzer Beiträge: 1

hallo zusammen,

entityfktab is
port(x4,x3,x2,x1 : in bit;
y : out bit);
end;
architecture demo of fktab is
begin
with bit_vector'(x4,x3,x2,x1) select
y <='1' when"0001",
'1' when"0010",
'1' when"0100",
'1' when"0111",
'1' when"1000",
'1' when"1011",
'1' when"1101",
'1' when"1110",
'0' when others;
end demo;

was hat das apostroph nach dem bibtvector zu sagen, oder ist das einfach fest?

und dann Unterschied zwischen bit_vector und std_logic_vector?