VHDL-Forum

Gast · Erstellt: 08.03.10, 13:28 Betreff: Re: AND Gatter + FlipFlop

Hm, leider nicht ganz ... :-)

1) Y kann nicht aus zwei Prozessen zugewiesen werden (ist unresolved - dafür steht das u in std_ulogic, d.h. gibt auch ne Fehlermeldung im Simulator. Wäre auch ohnehin falsch.
Versuche stattdessen, ein 2. Signal zu verwenden, das in dem Prozess zugewiesen wird. (Das Signal "a" steht ja schon da ... musst Du aber noch deklarieren.)

2) Prozess: Beachte, dass dort das Signal X immer eingelesen wird, und dass der Ausgang a zu X wird ... dann steht im Grunde schon alles da.

Am besten versuch auch mal zu überlegen, was denn die Schaltung machen soll.

Also, auf ein Neues :-)

PS: BTW, ich würde das Ergebniss Y immer nachtakten.