VHDL-Forum

Daniel · Erstellt: 09.05.06, 18:18 Betreff: Pulsausgabe CPLD mit externem Clock

Hi,

bin VHDL-Anfänger und stehe vor einem Problem:

Habe ein kleines CPLD mit einem externen Takt-Generator (signal CLK).
Nun soll, wenn sich an einem Pin (signal Trig) der Pegel ändert (beide Flanken) an einem anderen Pin ein Puls mit einer festen Breite ausgegeben werden (vielfaches von 1/F clk).
Habe schon viel ausprobiert, scheitere aber immer daran, das man "Pins" nur innerhalb eines Prozess beschreiben kann ...

Vielen Dank schon im Voraus für Eure Hilfe!!!

M.f.G. Daniel