VHDL-Forum

BerndR · Stammgast Beiträge: 29

Hallo Björn,

wenn du mit der Lattice ispLever Software arbeitest, gibt es im Projektnavigator einen Constraint Editor (für CPLDs) oder einen Pre-Map Preference Editor (für FPGAs). Ein Doppelklick darauf startet die VHDL-Synthese (wenn sie noch nicht durchgelaufen ist) und öffnet anschließend den Editor. Dort kannst du die Pins in eine Tabelle eintragen oder grafisch per Drag and Drop verteilen.

Gruß

Bernd