VHDL-Forum

Gast

Hallo!

So richtig weiß ich nicht weiter. Ich schlage mich seit einiger Zeit mit der VITAL Specification rum, aber verstehe nicht was es mit der VitalSignalDelay-funktion auf sich hat! Ich würde ja fast sagen es ist das gleiche wie mit VitalWireDelay(), bloß kann ich mir das nicht vorstellen. Wozu zwei Funktionen die das gleiche bewerkstelligen?

Vielleicht fällt ja jemanden was zu "negativ constraint block" oder "negativ timing constraints" ein.

Vielen Dank im voraus,
Gruß Stefan