VHDL-Forum

Ines · Erstellt: 09.03.06, 15:06 Betreff: Re: Brauche Hilfe zu Signalzuständen

Hallo Tommy,

zunächst mal eine kleine Unterscheidung. Zum einen gibt es Code, der später auf den CPLD / FPGA gebracht werden soll, also synthetisierbarer Code. Hier verwendet man nur die folgenden Zustände:
Z: Tristate
0: Low-Pegel
1: High-Pegel

Für die Simulation kann man auch die anderen Zustände verwenden:
U: Uninitialized (wenn Du vergessen hast, ein Signal (vor) zu belegen
X: Forcing Unknown (wenn z.B. 0 auf 1 treibt; s. Auflösungstabelle / Resolution Table)
W: Weak Unknown (wenn z.B. L auf H treibt; s. Auflösungstabelle / Resolution Table)
L: Weak Low (kannst Du z.B. verwenden, um einen Pull-Down-Widerstand zu simulieren)
H: Weak High (... Pull-Up ...)

Ich hoffe, das hilft Dir weiter!

Gruß
Ines