VHDL-Forum

ousmou · Registrierter Benutzer Beiträge: 3

hallo alle

kann jemand mir helfen? einen P_Regler mit VHDL zu programmieren

DaMicha · Stammgast Beiträge: 27 Ort: Rostock

Hallo ousmou.

das sollte relativ einfach sein.
Erstmal musst Dir klar sein, was ein P-Regler macht. (Hab erstmal wieder nachschaun müssen ;-).
Dann solltest Du Dir Gedanken über die Ein- und Ausgangssignale machen.
Von welchem Datentyp sind die vom Regler zu verarbeitenden Signale? Integer, Fixed-Point (ist einfach zu implementieren) oder Floating Point (benötigt eventuell noch zusätzliche Bibliotheken).
Soll die VHDL-Komponente getaktet sein? Wenn ja brauchst Du ein Takt- und ein Reset-Signal.

Du kannst ja mal die Rahmenbedingungen Posten und vielleicht schon den VHDL Componenten-Header.

Gruß DaMicha.

ousmou · Registrierter Benutzer Beiträge: 3

Danke nochmal für die Antwort,

also, den P_Regler, ist ein einfacher verstärker.
Am Eingang liegt einen Druck vom Type (std_logic_vector), und am Ausgang ist meinen Druck verstärkt (std_logic_vector), es hat mir schon jemand geholfen den programm hinzukriegen, aber paar schritte habe ich nicht verstanden, und wenn ich den Programm simuliere zeigt mir einen FATAL ERROR, und das verstehe ich nicht.

Danke nochmal

DaMicha · Stammgast Beiträge: 27 Ort: Rostock

Hallo.

Poste doch mal die Fehlermeldungen vor dem FATAL ERROR oder versuche zu beschreiben, wie es dazu kommt.
Gruß DaMicha.

ousmou · Registrierter Benutzer Beiträge: 3

Danke dir Mischa, ich habe es hingekriegt, danke nochmal