VHDL-Forum

Henning · Gast

Hallo zusammen!

Ich möchte in einem Prozess wait-Anweisungen für Unterschiedliche Zwecke zusammen einfügen. Erstens um auf Zeitvorgaben (wait for xx ns) zu warten, zweitens um auf die positive Flanke eines Signals zu warten (wait until clk='1' and clk'event). Soweit ich weiss, darf man diese zwei wait-Anweisungen jedoch nicht kombinieren, insbesondere sind Prozessor mit wait until Anweisungen nicht simulationsfähig.

Hat jemand eine Idee, wie man trotzdem die gleich Funktion erzeugen kann?

Vielen Dank im voraus und freundliche Grüße
Henning