VHDL-Forum

stephan · Registrierter Benutzer Beiträge: 1

Hallo erstmal

.
Ich brauche gern ein bisschen Hilfe über VHDL-Syntax. Hier ist meine Frage.
das unten stehenden ist Teil des Programms für die Konfiguration des MACH4A5-128/64 in den JTAG Testmodi mit Hilfe von ispLEVER von Lattice. ich verstehe nicht ganz die Bedeutung von bit_vector , linkage bit_vector,die dort fast überal vorkommen. wielleicht kann ja mir jemand dabei helfen. ich weiss dass in (Eingang bedeutet) unsd out (Ausgang)
*********************************************************************
entity M4A5_128_64_XXYC is

generic(PHYSICAL_PIN_MAP : string := "PQFP_100pin");

port (
DED_IN : in bit_vector(0 to 5); -- Clocks/Inputs
IO : inout bit_vector(0 to 63); -- I/O pins
TCK, TMS, TDI, TRST: in bit; -- JTAG inputs
TDO : out bit; -- JTAG outputs
ENABLEB : linkage bit; -- Program Enable pin

VCC : linkage bit_vector(0 to 7);
GND : linkage bit_vector(0 to 15)
);
***********************************************************************
Danke für Ihre Hilfe
stephan