VHDL-Forum

Peter · Gast

Benutze Modelsim 6.2g und habe folgende Frage:

In einem Process steht:
BSP1:
a<=1 after 10 ns, 12 after 30 ns;
wait for 50 ns;
a<=12 after 10 ns;
(1)

a(integer)und Signal
Der Driver von a sieht an Stelle so aus: a<-12

und bei Beispiel 2:

a<=12 after 10 ns, 1 after 167 ns;
wait for 50 ns;
a<=transport 12 after 10 ns;
(1)

Hier sieht der Driver so aus:

60 ns
a<-12 12

Warum wird hier nicht auch wie bei Beispiel1 die Zuweisung bei 60 ns wegoptimiert?