VHDL-Forum

Lukas · Erstellt: 21.05.08, 15:21 Betreff: Wertzuweisung std_logic_vector

Ich möchte einem Signal mit 32Bit Länge einen Wert zuweisen mithilfe einer anderen Variablen, die kürzer ist (z.B. 24Bit). siehe unten:

------------------------------------------------------------------------------------
SIGNAL signal1 : std_logic_vector(31 DOWNTO 0);
SIGNAL signal2 : std_logic_vector(23 DOWNTO 0);

signal1 <= signal2;

-----------------------------------------------------------------------------------

Beim compilieren erscheint folgender Fehler:
"expression has 24 elements, but must have 32 elements".

->wie kann ich also dem Signal "signal1" den Wert von "signal2" zuweisen? Bzw. wie kann ich aus "signal2" ein 32Bit-Vektor erzeugen, der den selben Wert besitzt?