VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Syntax Anfang   zurück   weiter   Ende
Autor Beitrag
Gast
New PostErstellt: 01.11.09, 21:21     Betreff: Re: Statemachine -> Case Anweisung -> synthetisierbar -> Ungewollte Latches Antwort mit Zitat  
Hallo Bianka,

poste man den kompletten Code.

Latches werden z.B. eingebaut, wenn man in einem Kombinatorischen Prozess ein Signal nicht in allen möglichen "Fällen" zuweist.
Ne Statemachins eollte aber auch irgendwo getaktet sein.

Wie gesagt, kompletter Code, dann man sich das genauer anschauen.

Gruss,

A.
nach oben
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Syntax Mailbox leeren Anfang   zurück   weiter   Ende
Seite 49 von 180
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj