VHDL-Forum

 
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Anfang   zurück   weiter   Ende
Autor Beitrag
Gast
New PostErstellt: 22.12.09, 12:28     Betreff: Re: elsif ungleich case ? Antwort mit Zitat  

Achso ja, noch ein paar Comments:

Das IO1 <= IO1 im ELSE oder OTHERS reicht hier leider nicht aus, um das vollständig zu beschreiben, da in manchen Zweigen nur IO1 und in anderen nur IO2 gesetzt wird. Gibt trotzdem Latche.

Und auch wenns überall drin stehen würde gäbs im 2. Fall Latche, weil m.W. genau das "Halten" in einem nicht getakteten Prozess ein latch einbaut!

Aber man kann den Vorschlag von berndR vor dem Case oder If schreiben, als Default-Zuweisung. Sollte dann aber keine Haltefunktion haben.

Noch was, im ersten Prozess goibt#äs nen Takt, d.h. dort werden FFs eingebaut, keine Latche. und die FFs sind m.E. auch beabsichtigt.

In so nem Fall hilft auch immer, zu simulieren, und sich die Warnings der Tools anzuschauen.
nach oben
Sortierung ändern:  
Anfang   zurück   weiter   Ende
Seite 43 von 180
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj