VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Syntax Anfang   zurück   weiter   Ende
Autor Beitrag
Ines
New PostErstellt: 07.10.05, 15:41     Betreff: Re: Simulation pull-up an open collector inouts Antwort mit Zitat  
Eve und der letzte Engländer
Hallo Stefan,

Du verbindest Deine beiden Blöcke ja über ein Signal miteinander. Wenn Du diesem Signal außerdem parallel ein Weak 1 zuweist:

signal <= 'H';

Wenn einer der beiden Blöcke das Signal auf '0' zieht, siehst Du ein '0', wenn beide Blöcke das Signal im Tristate halten, resultiert ein 'H';

Gruß
Ines
nach oben
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> Syntax Mailbox leeren Anfang   zurück   weiter   Ende
Seite 132 von 177
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj