VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> ModelSim Anfang   zurück   weiter   Ende
Autor Beitrag
xGCFx
Stammgast


Beiträge: 33
New PostErstellt: 09.12.05, 20:19     Betreff: Re: simulieren von internen Signalen ? Antwort mit Zitat  
Five Stars: Gefährliche Versuchung -...
Einfach nach dem Start der Simulation, bevor du auf Run klickst, unter
Add > Wave > Signals in Design anklicken.
Schon hat man alle Signale im Design im Wavefenster. Nun noch die Simulation mit Run abfahren und alles is in Butter. Oder ich habe irgendwas hier falsch verstanden.
nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ändern:  
Beitrag schreiben   Auf diesen Beitrag antworten    VHDL-Forum -> ModelSim Mailbox leeren Anfang   zurück   weiter   Ende
Seite 628 von 657
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj