VHDL-Forum

kristian · Registrierter Benutzer Beiträge: 1

Hi,

hat schon mal jemand mit einem Xilinx FFT hard core gearbeitet?

Ich hab damit folgendes Problem:
Egal was für Signale ich in die FFT hineingeben, das Ausgangssignal im
Frequenzbereich ist immer verdreht.

Hier ein Beispiel:
Das Eingangssignal ist ein Sinus mit einer Frequenz von 2 Hz. Als
Ausgang der FFT erwarte ich folgendes Signal:
-> f(0)=0; f(1)=0; f(2)=1; f(3)=0; …; f(N-3)=0; f(N-2)=-1; f(N-1)=0;
f(N)=0;

Die FFT liefert allerdings folgendes Ausgangssignal:
-> f(0)=0; f(1)=0; f(2)=-1; f(3)=0; …; f(N-3)=0; f(N-2)=1; f(N-1)=0;
f(N)=0;

Ich verstehe nicht wieso das Ausgangssignal verdreht ist. Hat jemand von
euch eine Idee? Ist es möglich das Ausgangssignal zu verdrehen?

Gruß,
Kristian

Dever · Registrierter Benutzer Beiträge: 2

Ich habe noch keinen Xilinx FFT Core implementiert, mich aber mal durchs Datenblatt gelesen. Der interne Speicher des Cores kann normal oder "bit-reversed" ausgelesen werden. Bit-reversed ist etwas weniger aufwändig - vielleicht ist das bei dir versehentlich aktiviert?