VHDL-Forum

 
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks

Anfang   zurück   weiter   Ende
Autor Beitrag
BerndR
Stammgast


Beiträge: 29

New PostErstellt: 18.06.04, 14:25     Betreff: AW: Unterschied zwischen net und pin im ucf file Antwort mit Zitat  

Bench Damen Fleecejacke Funnelneck, ...
Hallo Sam,
PIN und NET hört sich stark nach Hardware an. Das sollte nicht unbedingt in
das VHDL-Source file.
Dafür gibt es (zumindest bei Lattice) ein Constraint-file, wo die
hardwareabhängigen Sachen abgelegt werden.

Gruß

Bernd

-----Ursprüngliche Nachricht-----
Von: Samuel Wenz [mailto:@carookee.com]
Gesendet: Freitag, 18. Juni 2004 08:48
An:
Betreff: Unterschied zwischen net und pin im ucf file



Hallo zusammen.
Bin wieder aus der Theoriephase zurück und werde hier wieder kräftig
loslegen.
Ich habe einen kleinen Konflikt mit nets und pins. Was ist genau der
Unterschied zwischen den beiden Bezeichnungen. Warum geht mein VHDL File mit
PINs nicht und bei NETs compiliert es gar nicht? Obwohl ich sowohl im vhdl
als auch im ucf file die gleichen Bezeichnungen verwende?
Vielleicht weiss ja hier einer mehr?
gruß sam
PS bitte schreibt mir doch eine email.




Mit bonus.net bis zu 70% beim Einkauf sparen!
Jetzt anmelden und kostenlos testen!

_____

Um auf diesen Beitrag zu antworten, benutzen Sie die Antworten-Funktion
Ihrer Mail-Software.
Einen neuen Beitrag im Forum
verfassen · Diesen Beitrag
online lesen ·
Mailingliste
abbestellen
nach oben
Benutzerprofil anzeigen Private Nachricht an dieses Mitglied senden
Sortierung ändern:  
Anfang   zurück   weiter   Ende
Seite 193 von 193
Gehe zu:   
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj