Suche - VHDL-Forum

VHDL-Forum

Sie sind nicht eingeloggt.

Kostenlos anmelden

4 Treffer gefunden

Suchdauer: 0,01 Sekunden

Anfang zurück weiter Ende

	Betreff	Autor	Datum
	Re: Nah zur Realität Simulation!! Vielen Danke für deine Antwort!! Ich hab deine Anweisungen gefolgt und hab die Dtei mit der Endung _timesim.vhd erzeugt... Nun habe aber unbekannte Unterdateien dabei wie z.B. x_an2, x_or3... usw. Jetzt bin ich Ahnungslos wie ich das [b]simuliere[/b] und wie ich dem Programm beibringe, was das für Dateien sind!!?? Danke nochmal... Said	youghorta	14.09.04, 19:17
	Nah zur Realität Simulation!! Ich möchte mal frage, ob jemand Bescheid weiß, wie ich mit dem ModelSim XE II 5.7g eine Simulation starte, die mir auch berücksichtigt, wie lang die Verzögerungen in den Gattern und in den Leitungen innerhalb eines Chips!! Und ob es überhaupt mit der freien Software möglich ist?? Wäre euch sehr dankbar, wenn ihr mir so schnell wie möglich antwortet!!! Viele Grüße… Said	youghorta	14.09.04, 15:22
	Re: Der JTAG Boundary Scan! Hallo Dr. Also mit dem freien Software geht es auf keinen Fall nicht!!! :( kannst du mir villeicht sagen, welche FPGAs BlockRam haben?? und ob es auch bei CPLDs möglich ist??? gruß said.	youghorta	31.08.04, 13:34
	Re: Is ja noch nich so viel los hier... Hallo zusammen!! Wollte mal fragen, ob die Seite noch aktiv ist!!?? Ich bin noch Anfänger in dem Bereich Hardware Programmierung und brauche viele Hilfe!! Wenn Die Seite noch aktiv ist, würde mich freuen, meine Probleme hier und gelegentlich meine Erfahrung darzustellen... Ich muss ein SPS programmieren und in einer Xilinx CPLD zu realisieren!! Freu mich auf deine Antwort admin!!!	youghorta	23.08.04, 20:24

4 von 4 Ergebnisse

Anfang zurück weiter Ende

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj