VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks
VHDL-Forum
1 Treffer gefunden
 Suchdauer: 0,01 Sekunden
VHDL-Forum Anfang   zurück   weiter   Ende
   Betreff   Autor   Datum 
No new posts File IO bei der Verification
Hallo erst einmal! Ich habe eine Testbench entworfen die aus einem Textfile Bilddaten list. Nach möglichkeit möchte ich ganze Videosequenzen Simulieren. Wie kann man nach dem erreichen der letzten Zeile eines File wieder an den Anfang des File kommen. Es ist nicht wirklich wichtig das es unterschiedliche Daten sind! 		gutz 03.03.04, 13:29
 
 
1 von 1 Ergebnisse Anfang   zurück   weiter   Ende
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj