VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks
VHDL-Forum
1 Treffer gefunden
 Suchdauer: 0,00 Sekunden
VHDL-Forum Anfang   zurück   weiter   Ende
   Betreff   Autor   Datum 
No new posts Problem mit takt (FSM)
Hallo Alle! ich habe mir ein fsm geschriebenund ja ich ich habe ein interne cpld clock mit dem ich meine zustaenden steuere.Mein problem lautet:ich will in einem bestimmten zustand mit einem externen clock als bedienung arbeite.DAs heisst ich habe dieses zustand so definiert dass wenn ich eine negativen flanke vom externen clock bekomme kann mein counter hochzaehlen und dann next state erreichen sonst bleibe ich in diesem zustand.hat jemand irgendeine Ahnung oder ist sowas möglich in VHDL. MFG Safiwave 		safiwave 17.06.08, 16:46
 
 
1 von 1 Ergebnisse Anfang   zurück   weiter   Ende
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj