VHDL-Forum

  
Sie sind nicht eingeloggt.
LoginLogin Kostenlos anmeldenKostenlos anmelden
BeiträgeBeiträge MembersMitglieder SucheSuche HilfeHilfe
VotesUmfragen FilesDateien CalendarKalender BookmarksBookmarks
VHDL-Forum
1 Treffer gefunden
 Suchdauer: 0,00 Sekunden
VHDL-Forum Anfang   zurück   weiter   Ende
   Betreff   Autor   Datum 
No new posts Wann macht VHDL Sinn?
Moin Ich muß mal vorwegschicken das ich vollkommener Neuling auf dem Gebiet bin. Hättet ihr aber eh gleich gemerkt. :D Wenn ich das Prinzip von VHDL richtig verstanden habe kann man mit dieser Sprache "Bauteile" und die dadrin ablaufenden Prozesse beschreiben. Dabei sieht man aber nicht wie das Programm die angeben letzten endes auf dem Chip realisiert. Wenn das soweit richtig ist, woher weiß man denn wie effektiv das Programm die gewünschten Anforderungen umsetzt? Macht VHDL eher bei großen oder auch schon bei kleinen Projekten Sinn? mfg happy 		diehappy 05.11.06, 00:06
 
 
1 von 1 Ergebnisse Anfang   zurück   weiter   Ende
Search

powered by carookee.com - eigenes profi-forum kostenlos

Design © trevorj