witteks
Stammgast
Beiträge: 27
|
 Erstellt: 10.05.05, 22:21 Betreff: Re: Fehler bei Signal Synthese |
 |
|
Hallo nochmal,
habe jetzt versucht zu verstehen, was die Schaltung machen soll und veränderte ein paar Sachen. Es ergibt sich eine Funktion, bei der ich mir aber nicht sicher bin, ob das so sein soll, weil die beiden Ausgänge min_clk und bit_clk HIGH werden, sobald der lokale Takt anliegt.
Schau es dir an und schreibe mir mal, ob du es so gebrauchen kannst.
Sven
 DCF_Decoder.vhd (1 kByte)
anzeigen - speichern
Datei wurde schon 304-mal heruntergeladen. |
|
Login
Kostenlos anmelden
Beiträge
Mitglieder
Suche
Hilfe
Dateien
Kalender
Bookmarks
